Widok standardowy Widok MARC Widok ISBD

Rekonfigurowalny potokowy przetwornik A/C / Robert Suszyński, Bogdan Strzeszewski.

Autor:

SUSZYŃSKI, Robert. Politechnika Koszalińska - Wydział Elektroniki, Katedra Systemów Cyfrowego Przetwarzania Sygnałów, 1996 -

Współtwórca(-y):

STRZESZEWSKI, Bogdan. Politechnika Koszalińska - Wydział Elektroniki, Katedra Systemów Cyfrowego Przetwarzania Sygnałów, 1996 -

Rodzaj materiału:

ArtykułPraca zawiera:

Krajowa Konferencja Elektroniki (1 ; 2002 ; Kołobrzeg / Dźwirzyno, Polska). KKE'2002

Tematy:

Rodzaj/forma:

Materiały konferencyjne.

W: Pierwsza Krajowa Konferencja Elektroniki KKE'2002, Kołobrzeg-Dźwirzyno 10-12.06.2002 : materiały konferencji. T. 1/2. - Koszalin : Wydział Elektroniki Politechniki Koszalińskiej, 2002. - s. 377-382Streszczenie: W pracy przedstawiono rekonfigurowalny potokowy przetwornik A/C zaprojektowany jako integralny element układów FPGA. Proponowany przetwornik jest przeznaczony do wykonania w układzie ASIC. W celu potwierdzenia parametrów został on zaprojektowany w technologii CMOS AMS CUX 0.6 [mikro]m, a następnie dokonano ekstrakcji i przeprowadzono jego symulację na poziomie tranzystorów. Uzyskane wyniki obrazują działanie i parametry przetwornika. Potwierdzają one możliwość wykonania proponowanego układu jako integralnej części programowalnego układu mieszanego FPGA, zawierającego bloki analogowe i cyfrowe.

Egzemplarze ( 1 )
Uwagi ( 2 )

Egzemplarze
Okładka	Typ dokumentu	Obecna biblioteka	Biblioteka macierzysta	Kolekcja	Lokalizacja	Sygnatura	Materiały określone	Nr tomu/części	URL	Numer kopii	Status	Uwagi	Termin zwrotu	Kod kreskowy	Zamówienia	Kolejka rezerwacji egzemplarzy	Kursy
	Rozdział	Bibliografia Prac Pracowników - BPK				64029 (Przeglądaj półkę(Otwórz poniżej))					Nie można wypożyczyć

Dane z autopsji.

W pracy przedstawiono rekonfigurowalny potokowy przetwornik A/C zaprojektowany jako integralny element układów FPGA. Proponowany przetwornik jest przeznaczony do wykonania w układzie ASIC. W celu potwierdzenia parametrów został on zaprojektowany w technologii CMOS AMS CUX 0.6 [mikro]m, a następnie dokonano ekstrakcji i przeprowadzono jego symulację na poziomie tranzystorów. Uzyskane wyniki obrazują działanie i parametry przetwornika. Potwierdzają one możliwość wykonania proponowanego układu jako integralnej części programowalnego układu mieszanego FPGA, zawierającego bloki analogowe i cyfrowe.