Realizacja logiki szybkiego przeniesienia w prototypie prądowym układu FPGA Spartan II / Robert Berezowski, Michał Białko, Natalia Maslennikova, Przemysław Sołtan.
Rodzaj materiału:
ArtykułPraca zawiera: Tematy: Rodzaj/forma:
W: Pierwsza Krajowa Konferencja Elektroniki KKE'2002, Kołobrzeg-Dźwirzyno 10-12.06.2002 : materiały konferencji. T. 2/2. - Koszalin : Wydział Elektroniki Politechniki Koszalińskiej, 2002. - s. 849-854Streszczenie: Zaprezentowano prototyp bloku szybkiego przeniesienia układu FPGA zbudowanego w oparciu o bramki prądowe - nowe bramki logiczne cechujące się stałą wartością pobieranego prądu w różnych trybach pracy. Celem prowadzonych przez autorów badań jest stworzenie mieszanego analogowo-cyfrowego układu reprogramowalnego FIPSOC (ang. field programmable system-on-chip), w którym część cyfrowa jest zbudowana z bramek prądowych w celu zmniejszenia jej wpływu (tzn. poziomu generowanych zakłóceń) na część analogową układu. Umieszczone w referacie przykłady ilustrują realizację w prototypie prądowym komórki układu FPGA SPARTAN II kilku standardowych układów cyfrowych (sumatora szeregowego, sumatora równoległego, bloku mnożącego) wykorzystujących między innymi logikę szybkiego przeniesienia.
| Okładka | Typ dokumentu | Obecna biblioteka | Biblioteka macierzysta | Kolekcja | Lokalizacja | Sygnatura | Materiały określone | Nr tomu/części | URL | Numer kopii | Status | Uwagi | Termin zwrotu | Kod kreskowy | Zamówienia | Kolejka rezerwacji egzemplarzy | Kursy | |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
Rozdział
|
Bibliografia Prac Pracowników - BPK | 64034 (Przeglądaj półkę(Otwórz poniżej)) | Nie można wypożyczyć |
Dane z autopsji.
Zaprezentowano prototyp bloku szybkiego przeniesienia układu FPGA zbudowanego w oparciu o bramki prądowe - nowe bramki logiczne cechujące się stałą wartością pobieranego prądu w różnych trybach pracy. Celem prowadzonych przez autorów badań jest stworzenie mieszanego analogowo-cyfrowego układu reprogramowalnego FIPSOC (ang. field programmable system-on-chip), w którym część cyfrowa jest zbudowana z bramek prądowych w celu zmniejszenia jej wpływu (tzn. poziomu generowanych zakłóceń) na część analogową układu. Umieszczone w referacie przykłady ilustrują realizację w prototypie prądowym komórki układu FPGA SPARTAN II kilku standardowych układów cyfrowych (sumatora szeregowego, sumatora równoległego, bloku mnożącego) wykorzystujących między innymi logikę szybkiego przeniesienia.