Modele VHDL filtrów FIR przeznaczonych do realizacji w układach FPGA /
KANYEVSKYY, Yuriy. Politechnika Koszalińska - Wydział Elektroniki, Katedra Inżynierii Komputerowej 1996 - 2001.
Modele VHDL filtrów FIR przeznaczonych do realizacji w układach FPGA / Jerzy Kaniewski, Robert Berezowski, Dariusz Gretkowski, Oleg Maslennikov, Przemysław Soltan.
Dane z Informatora o publikowanych wynikach prac naukowo-badawczych w 2000 roku Wydziału Elektroniki.
W pracy rozpatrywane jest zagadnienie projektowania struktur macierzy procesorów (PA) dla systemów cyfrowego przetwarzania sygnałów (DSP), na przykładzie algorytmów FIR filtracji. Syntezując strukturę PA wykonującą algorytm FIR filtracji przedstawione zostały etapy proponowanej metodologii projektowania.
Konwersja danych.
Filtracja cyfrowa.
Układy logiczne programowalne FPGA.
Materiały konferencyjne.
004.021 004.272
Modele VHDL filtrów FIR przeznaczonych do realizacji w układach FPGA / Jerzy Kaniewski, Robert Berezowski, Dariusz Gretkowski, Oleg Maslennikov, Przemysław Soltan.
Dane z Informatora o publikowanych wynikach prac naukowo-badawczych w 2000 roku Wydziału Elektroniki.
W pracy rozpatrywane jest zagadnienie projektowania struktur macierzy procesorów (PA) dla systemów cyfrowego przetwarzania sygnałów (DSP), na przykładzie algorytmów FIR filtracji. Syntezując strukturę PA wykonującą algorytm FIR filtracji przedstawione zostały etapy proponowanej metodologii projektowania.
Konwersja danych.
Filtracja cyfrowa.
Układy logiczne programowalne FPGA.
Materiały konferencyjne.
004.021 004.272