Metody analizy i redukcji zakłóceń w scalonych systemach mieszanych analogowo-cyfrowych /
PAWŁOWSKI, Piotr. Politechnika Koszalińska - Wydział Elektroniki i Informatyki, Katedra Systemów Elektronicznych 1996 - .
Metody analizy i redukcji zakłóceń w scalonych systemach mieszanych analogowo-cyfrowych / Piotr Pawłowski, Grzegorz Blakiewicz, Stefan Łuczak, Maciej Bączek, Renata Suszyńska. - Koszalin, 2007.
Dane z autopsji.
W ramach realizacji projektu opracowano metody i sposoby szacowania poziomu zakłóceń w liniach zasilania i zakłóceń podłożowych, przewidzianych jako metody i sposoby przeznaczone dla wczesnych etapów projektowania współczesnych systemów scalonych mieszanych sygnałów (analogowo-cyfrowych) typu System-on-Chip (MS-SoC) złożonych z czułych bloków analogowych i generujących zwykle duże zakłócenia bloków cyfrowych. Przedstawiono także metody i techniki wspomagania rozplanowywania położenia bloków na wczesnym etapie projektowania układów MS-SoC, które nie wymagają szczegółowych informacji o budowie bloków (typu IP-core). Przedstawiono opisy zaprojektowanych w ramach projektu testowych układów scalonych ASIC, a także opracowaną nową metodę wspomagania pomiaru szybkich przebiegów zakłócających w układzie scalonym. W ramach realizacji projektu powstało dziewięć publikacji naukowych.
Elektronika.
621.3.037/.049
Metody analizy i redukcji zakłóceń w scalonych systemach mieszanych analogowo-cyfrowych / Piotr Pawłowski, Grzegorz Blakiewicz, Stefan Łuczak, Maciej Bączek, Renata Suszyńska. - Koszalin, 2007.
Dane z autopsji.
W ramach realizacji projektu opracowano metody i sposoby szacowania poziomu zakłóceń w liniach zasilania i zakłóceń podłożowych, przewidzianych jako metody i sposoby przeznaczone dla wczesnych etapów projektowania współczesnych systemów scalonych mieszanych sygnałów (analogowo-cyfrowych) typu System-on-Chip (MS-SoC) złożonych z czułych bloków analogowych i generujących zwykle duże zakłócenia bloków cyfrowych. Przedstawiono także metody i techniki wspomagania rozplanowywania położenia bloków na wczesnym etapie projektowania układów MS-SoC, które nie wymagają szczegółowych informacji o budowie bloków (typu IP-core). Przedstawiono opisy zaprojektowanych w ramach projektu testowych układów scalonych ASIC, a także opracowaną nową metodę wspomagania pomiaru szybkich przebiegów zakłócających w układzie scalonym. W ramach realizacji projektu powstało dziewięć publikacji naukowych.
Elektronika.
621.3.037/.049