Realizacja architektur macierzy procesorowych w dynamicznie reprogramowalnych układach FPGA /
Maslennikow, Oleg Politechnika Koszalińska - Wydział Elektroniki i Informatyki, Katedra Inżynierii Komputerowej 1996 - 2010.
Realizacja architektur macierzy procesorowych w dynamicznie reprogramowalnych układach FPGA / Oleg Maslennikow. - 2004.
Dane z bibliografii załącznikowej.
Układy logiczne programowalne FPGA.
Macierze.
Materiały konferencyjne.
621.38
Realizacja architektur macierzy procesorowych w dynamicznie reprogramowalnych układach FPGA / Oleg Maslennikow. - 2004.
Dane z bibliografii załącznikowej.
Układy logiczne programowalne FPGA.
Macierze.
Materiały konferencyjne.
621.38