Configurable Microprocessor Array for DSP Applications = Konfigurowalna macierz mikroprocesora dla aplikacji DSP /
Maslennikow, Oleg Politechnika Koszalińska - Wydział Elektroniki i Informatyki, Katedra Inżynierii Komputerowej 1996 - 2010.
Configurable Microprocessor Array for DSP Applications = Konfigurowalna macierz mikroprocesora dla aplikacji DSP / O. Masliennikov, J. Shevtshenko, A. Sergyienko. - 2004.
Dane z autopsji.
Przedstawiono metodę odwzorowania równoległych algorytmów do FPGA, opartą na programowaniu konfigurowalnej macierzy mikroprocesora. Objętość sprzętowa bazowego rdzenia procesora RISC jest zminimalizowana i dostosowywana ze względu na użyty podzbiór instrukcji. Metoda zapewnia zarówno wysoką przepustowość, jak i zminimalizowaną ilość wolnego miejsca, i przyspiesza proces projektowania. Metoda została udowodniona w tablicy mikroprocesorów do rozwiązywania liniowego układu równań z matrycą Toeplitza.
Mikroprocesor - programowanie.
Macierze.
512.64 004.31
Configurable Microprocessor Array for DSP Applications = Konfigurowalna macierz mikroprocesora dla aplikacji DSP / O. Masliennikov, J. Shevtshenko, A. Sergyienko. - 2004.
Dane z autopsji.
Przedstawiono metodę odwzorowania równoległych algorytmów do FPGA, opartą na programowaniu konfigurowalnej macierzy mikroprocesora. Objętość sprzętowa bazowego rdzenia procesora RISC jest zminimalizowana i dostosowywana ze względu na użyty podzbiór instrukcji. Metoda zapewnia zarówno wysoką przepustowość, jak i zminimalizowaną ilość wolnego miejsca, i przyspiesza proces projektowania. Metoda została udowodniona w tablicy mikroprocesorów do rozwiązywania liniowego układu równań z matrycą Toeplitza.
Mikroprocesor - programowanie.
Macierze.
512.64 004.31