Implementation of givens QR decomposition in FPGA / (Rekord nr 12)
| 000 -ETYKIETA REKORDU | |
|---|---|
| podpole kontrolne o stałej długości | 01603naa a2200241 i 4500 |
| 001 - NUMER KONTROLNY REKORDU | |
| podpole kontrolne | 12 |
| 003 - IDENTYFIKATOR NUMERU KONTROLNEGO REKORDU | |
| podpole kontrolne | BPK |
| 005 - DATA OSTATNIEJ MODYFIKACJI REKORDU | |
| podpole kontrolne | 20191005093906.0 |
| 008 - POLE O STAŁEJ DŁUGOŚCI - DANE KONTROLNE | |
| podpole kontrolne o stałej długości | 151208s2002 us | f |100 ||eng d |
| 040 ## - ŹRÓDŁO KATALOGOWANIA | |
| Instytucja, która utworzyła rekord | BPK |
| 041 ## - KOD JĘZYKA | |
| Kod języka tekstu | eng |
| 044 ## - KOD KRAJU WYDAWCY/PRODUCENTA | |
| Kod kraju wydawcy/producenta | CHE |
| 080 ## - UNIWERSALNA KLASYFIKACJA DZIESIĘTNA - UKD | |
| UKD | 621.3.037/.049 |
| 100 1# - NAZWA OSOBOWA | |
| Nazwa osobowa | Maslennikow, Oleg |
| Lata pracy | 1996 - 2010. |
| Instytucja | Politechnika Koszalińska - Wydział Elektroniki, |
| Wydział | Katedra Inżynierii Komputerowej |
| 245 10 - TYTUŁ/ODPOWIEDZIALNOŚĆ | |
| Tytuł | Implementation of givens QR decomposition in FPGA / |
| Pozostałe elementy strefy tytułu i oznaczenia odpowiedzialności | Anatoli Sergyienko, Oleg Maslennikov. |
| 500 ## - UWAGI OGÓLNE | |
| Tekst uwagi | Dane z Informatora o publikowanych wynikach prac naukowo-badawczych w 2002 roku Wydziału Elektroniki. |
| 520 ## - UWAGA DOTYCZĄCA TREŚCI DOKUMENTU | |
| Analiza dokumentacyjna, adnotacja itp. | A new parallel processor structure for Givens QR-decomposition intended for the FPGA implementation is presented. The structure is derived using method of mapping regular algorithms using affine transformations of the algorithm graph. The method supports pipelined processor unit design, and provides efficient hardware utilization. An example of the implementation of the structure in the Xilinx Virtex FPGA devices is presented. |
| 650 #0 - HASŁO PRZEDMIOTOWE W FORMIE NAZWY OGÓLNEJ LUB JEDNOSTKOWEJ | |
| Nazwa ogólna lub geograficzna | Układy logiczne programowalne FPGA. |
| 655 #0 - TERMIN INDEKSOWY - OKREŚLENIE RODZAJU/FORMY DOKUMENTU | |
| Określnie rodzaju/formy dokumentu | Materiały konferencyjne. |
| 773 0# - TYTUŁ DOKUMENTU MACIERZYSTEGO | |
| Wyrażenie wprowadzające | W : |
| Tytuł | Parallel processing and applied mathematics : 4th International Conference, PPAM 2001, Naleczow, Poland, September 9-12, 2001. - |
| Adres wydawniczy | New York : Springer, 2002. - |
| Informacje dotyczące relacji | pp. 453-465 |
| Strefa serii | Lecture Notes in Computer Science ; vol. 2328 |
| ISBN | 9783540480860 |
| 711 22 - HASŁO DODATKOWE - NAZWA IMPREZY | |
| Nazwa imprezy | International Conference on Parallel Processing and Applied Mathematics PPAM 2001 |
| Oznaczenie części/sekcji dzieła | (4 ; |
| Data imprezy | 2001 ; |
| Miejsce imprezy | Nałęczów, Polska) |
| Nazwa części/sekcji dzieła | PPAM 2001 |
| 942 ## - HASŁO DODATKOWE - ELEMENTY(KOHA) | |
| Typ dokumentu | Rozdział |
| Schemat klasyfikacji | Uniwersalna klasyfikacja dziesiętna |
Brak dostępnych egzemplarzy.