Środowisko wspomagania projektowania reprogramowalnych systemów czasu rzeczywistego / Oleg Maslennikow, Przemysław Sołtan.
Rodzaj materiału:
ArtykułSzczegóły wydania: 2003.Tematy: Rodzaj/forma:
W: Druga Krajowa Konferencja Elektroniki : materiały konferencji. T. 2/2. - Koszalin : Wydział Elektroniki Politechniki Koszalińskiej, 2003. - s. 381-386Streszczenie: Celem pracy było stworzenie środowiska do zautomatyzowanego projektowania wyspecjalizowanych systemów równoległych czasu rzeczywistego typu macierzy procesorowych. Środowisko umożliwia konstruowanie grafów algorytmów zadanych w postaci zagnieżdżonych pętli, a następnie realizuje znaną metodę odwzorowania grafu algorytmu w architektury macierzy procesowych z wybranymi przez użytkownika parametrami. Zaletą środowiska jest możliwość generowania opisu VHDL struktur wewnętrznych wszystkich elementów przetwarzających systemu wraz z blokami ich sterowania. Środowisko może być wykorzystane do uzyskania i optymalizacji architektur macierzy procesorowych w celu ich dalszej implementacji w układach FPGA.
| Okładka | Typ dokumentu | Obecna biblioteka | Biblioteka macierzysta | Kolekcja | Lokalizacja | Sygnatura | Materiały określone | Nr tomu/części | URL | Numer kopii | Status | Uwagi | Termin zwrotu | Kod kreskowy | Zamówienia | Kolejka rezerwacji egzemplarzy | Kursy | |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
Artykuł
|
Bibliografia Prac Pracowników - BPK | 67789 (Przeglądaj półkę(Otwórz poniżej)) | Nie można wypożyczyć |
Dane z autopsji.
Celem pracy było stworzenie środowiska do zautomatyzowanego projektowania wyspecjalizowanych systemów równoległych czasu rzeczywistego typu macierzy procesorowych. Środowisko umożliwia konstruowanie grafów algorytmów zadanych w postaci zagnieżdżonych pętli, a następnie realizuje znaną metodę odwzorowania grafu algorytmu w architektury macierzy procesowych z wybranymi przez użytkownika parametrami. Zaletą środowiska jest możliwość generowania opisu VHDL struktur wewnętrznych wszystkich elementów przetwarzających systemu wraz z blokami ich sterowania. Środowisko może być wykorzystane do uzyskania i optymalizacji architektur macierzy procesorowych w celu ich dalszej implementacji w układach FPGA.