Widok standardowy Widok MARC Widok ISBD

Ewolucyjna minimalizacja poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych / Adam Słowik, Michał Białko.

Autor:

SŁOWIK, Adam. Politechnika Koszalińska - Wydział Elektroniki i Informatyki, Katedra Inżynierii Komputerowej, 2005 -

Współtwórca(-y):

BIAŁKO, Michał. Politechnika Koszalińska - Wydział Elektroniki i Informatyki, Katedra Inżynierii Komputerowej, 1996 -

Rodzaj materiału:

ArtykułPraca zawiera:

Krajowa Konferencja Elektroniki (5 ; 2006 ; Darłówko Wschodnie, Polska). KKE'2006

Tematy:

Rodzaj/forma:

Materiały konferencyjne.

W: Piąta Krajowa Konferencja Elektroniki : materiały konferencji. T. 1/2. - s. 167-172Streszczenie: Przedstawiono zastosowanie algorytmu ewolucyjnego do minimalizacji poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych. Przy użyciu proponowanej metody dokonano doboru kolejności podawania na wejścia układu wektorów testowych, aby liczba przełączeń bramek wchodzących w jego skład była jak najmniejsza. Pod uwagę wzięto cztery układy wybrane z literatury. Otrzymane wyniki ukazują, że możliwe jest użycie algorytmu ewolucyjnego do zmniejszenia liczby przełączeń bramek testowanego układu, a tym samym do zmniejszenia mocy pobieranej przez niego podczas procesu testowania.

Egzemplarze ( 1 )
Uwagi ( 2 )

Egzemplarze
Typ dokumentu	Obecna biblioteka	Sygnatura	Status	Termin zwrotu	Kod kreskowy
Rozdział	Bibliografia Prac Pracowników - BPK	79608 (Przeglądaj półkę(Otwórz poniżej))	Nie można wypożyczyć

Zakończ przeglądanie półki (Zakończ przeglądanie półki)

Wstecz								Dalej
Wstecz	79600 Modelowanie sił skrawania w procesie frezowania na frezarko-grawerce = The modelling of the cutting forces in the milling process on the milling - engraving machines /	79608 Co robić z 1 miliardem tranzystorów w układzie scalonym (nowoczesne tendencje w projektowaniu SoC) /	79608 Cyfrowa architektura systemu rozmytego /	79608 Ewolucyjna minimalizacja poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych /	79608 Zastosowanie algorytmów ewolucyjnych w projektowaniu równoległych jednostek przetwarzających przeznaczonych do realizacji w wielokontekstowych układach FPGA /	79608 Wpływ temperatury otoczenia na charakterystyki termiczne tranzystorów mikrofalowych /	79613 Zmodyfikowane techniki jednopoziomowe w symulacjach stanów przejściowych Układów Impulsowego Przetwarzania Mocy /	Dalej

Dane z autopsji.

Przedstawiono zastosowanie algorytmu ewolucyjnego do minimalizacji poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych. Przy użyciu proponowanej metody dokonano doboru kolejności podawania na wejścia układu wektorów testowych, aby liczba przełączeń bramek wchodzących w jego skład była jak najmniejsza. Pod uwagę wzięto cztery układy wybrane z literatury. Otrzymane wyniki ukazują, że możliwe jest użycie algorytmu ewolucyjnego do zmniejszenia liczby przełączeń bramek testowanego układu, a tym samym do zmniejszenia mocy pobieranej przez niego podczas procesu testowania.