Widok standardowy Widok MARC Widok ISBD

Implementacja cyfrowego systemu rozmytego z dwukanałowym blokiem wnioskowania w układzie FPGA / Marek Popławski, Michał Białko.

Autor:

POPŁAWSKI, Marek. Politechnika Koszalińska - Wydział Elektroniki i Informatyki, Katedra Inżynierii Komputerowej, 2007 -

Współtwórca(-y):

BIAŁKO, Michał. Politechnika Koszalińska - Wydział Elektroniki i Informatyki, Katedra Inżynierii Komputerowej, 1996 -

Rodzaj materiału:

ArtykułPraca zawiera:

Krajowa Konferencja Elektroniki (6 ; 2007 ; Darłowo, Polska). KKE'2007

Tematy:

Rodzaj/forma:

Materiały konferencyjne.

W: Elektronika. - R. 68, 2007, nr 11, s. 75-78Streszczenie: Przedstawiono praktyczną implementację cyfrowego systemu rozmytego z dwukanałowym blokiem wnioskowania w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowującej reguły. Wykorzystanie techniki adresowania, a także równoległego wnioskowania znacznie przyśpiesza proces obliczeń.

Egzemplarze ( 2 )
Uwagi ( 2 )

Egzemplarze
Typ dokumentu	Obecna biblioteka	Sygnatura	Status	Termin zwrotu	Kod kreskowy
Rozdział	Bibliografia Prac Pracowników - BPK	85061 (Przeglądaj półkę(Otwórz poniżej))	Nie można wypożyczyć
Artykuł	Bibliografia Prac Pracowników - BPK	0674 (Przeglądaj półkę(Otwórz poniżej))	Nie można wypożyczyć

Dane z autopsji.

Przedstawiono praktyczną implementację cyfrowego systemu rozmytego z dwukanałowym blokiem wnioskowania w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowującej reguły. Wykorzystanie techniki adresowania, a także równoległego wnioskowania znacznie przyśpiesza proces obliczeń.