01973naa a2200265 i 4500 172 BPK 20191005093907.0 151204s2001 pl f |100 0 pol BPK KOSZ 005/HR 621.3.037/.049 Maslennikow, Oleg 1996 - 2010. Politechnika Koszalińska - Wydział Elektroniki, Katedra Inżynierii Komputerowej Projektowanie bloków sterowania wyspecjalizowanych równoległych urządzeń zbudowanych w oparciu o układy FPGA / Oleg Maslennikow, Robert Berezowski, Dariusz Gretkowski, Andrzej Wąsik. Dane z Informatora o publikowanych wynikach prac naukowo-badawczych w 2001 roku Wydziału Elektroniki. W pracy proponuje się metodę automatycznego generowania opisu w języku VHDL, bloków sterowania wyspecjalizowanych równoległych urządzeń (WRU), przeznaczonych do realizacji w oparciu o układy FPGA lub jako ASIC. Ta metoda może być wykorzystana po otrzymaniu (przy pomocy dowolnej ze znanych metod odwzorowania algorytmów) struktury urządzenia i funkcji szeregującej poszczególne obliczenia w czasie. Algorytmy. Układy logiczne programowalne FPGA. Materiały konferencyjne. WĄSIK, Andrzej. 1998 - 2001. Politechnika Koszalińska - Wydział Elektroniki, Katedra Inżynierii Komputerowej BEREZOWSKI, Robert. 1998 - . Politechnika Koszalińska - Wydział Elektroniki, Katedra Inżynierii Komputerowej GRETKOWSKI, Dariusz. 1996 - . Politechnika Koszalińska - Wydział Elektroniki, Katedra Systemów Cyfrowego Przetwarzania Sygnałów RUC 2001 (4 ; 2001 ; Szczecin, Polska). W : Reprogramowalne Układy Cyfrowe RUC 2001 : IV Krajowa Konferencja Naukowa, Szczecin, 7-8 maja 2001 : materiały. - Szczecin : Informa, 2001. - s. 147-156 8387362352 ROZ UKD 172 172