Projektowanie bloków sterowania wyspecjalizowanych równoległych urządzeń zbudowanych w oparciu o układy FPGA Maslennikow, Oleg Politechnika Koszalińska - Wydział Elektroniki, Katedra Inżynierii Komputerowej 1996 - 2010 creator WĄSIK, Andrzej. Politechnika Koszalińska - Wydział Elektroniki, Katedra Inżynierii Komputerowej 1998 - 2001 BEREZOWSKI, Robert. Politechnika Koszalińska - Wydział Elektroniki, Katedra Inżynierii Komputerowej 1998 - GRETKOWSKI, Dariusz. Politechnika Koszalińska - Wydział Elektroniki, Katedra Systemów Cyfrowego Przetwarzania Sygnałów 1996 - RUC 2001 2001 ; Szczecin, Polska). text conference publication Materiały konferencyjne. pl 2001 monographic pol
print
 W pracy proponuje się metodę automatycznego generowania opisu w języku VHDL, bloków sterowania wyspecjalizowanych równoległych urządzeń (WRU), przeznaczonych do realizacji w oparciu o układy FPGA lub jako ASIC. Ta metoda może być wykorzystana po otrzymaniu (przy pomocy dowolnej ze znanych metod odwzorowania algorytmów) struktury urządzenia i funkcji szeregującej poszczególne obliczenia w czasie. specialized Oleg Maslennikow, Robert Berezowski, Dariusz Gretkowski, Andrzej Wąsik. Dane z Informatora o publikowanych wynikach prac naukowo-badawczych w 2001 roku Wydziału Elektroniki. Algorytmy Układy logiczne programowalne FPGA 621.3.037/.049 Reprogramowalne Układy Cyfrowe RUC 2001 : IV Krajowa Konferencja Naukowa, Szczecin, 7-8 maja 2001 : materiały. - Szczecin : Informa, 2001. - s. 147-156 151204 20191005093907.0 172