02013naa a2200301 i 4500 176 KOSZ 005 20191005093907.0 151204s2000 pl f |100 0 pol BPK KOSZ 005/EG 004.021 004.272 KANYEVSKYY, Yuriy. 1996 - 2001. Politechnika Koszalińska - Wydział Elektroniki, Katedra Inżynierii Komputerowej Modele VHDL filtrów FIR przeznaczonych do realizacji w układach FPGA / Jerzy Kaniewski, Robert Berezowski, Dariusz Gretkowski, Oleg Maslennikov, Przemysław Soltan. Dane z Informatora o publikowanych wynikach prac naukowo-badawczych w 2000 roku Wydziału Elektroniki. W pracy rozpatrywane jest zagadnienie projektowania struktur macierzy procesorów (PA) dla systemów cyfrowego przetwarzania sygnałów (DSP), na przykładzie algorytmów FIR filtracji. Syntezując strukturę PA wykonującą algorytm FIR filtracji przedstawione zostały etapy proponowanej metodologii projektowania. Konwersja danych. Filtracja cyfrowa. Układy logiczne programowalne FPGA. Materiały konferencyjne. SOŁTAN, Przemysław. 1998 - 2006. Politechnika Koszalińska - Wydział Elektroniki, Katedra Inżynierii Komputerowej BEREZOWSKI, Robert. 1998 - . Politechnika Koszalińska - Wydział Elektroniki, Katedra Inżynierii Komputerowej GRETKOWSKI, Dariusz. 1996 - . Politechnika Koszalińska - Wydział Elektroniki, Katedra Systemów Cyfrowego Przetwarzania Sygnałów RUC 2000 (3 ; 2000 ; Szczecin, Polska). W : Materiały III Krajowej Konferencji "Reprogramowalne układy cyfrowe", RUC'2000. - Szczecin, 2000. - s. 269-276 Maslennikow, Oleg 1996 - 2010. Politechnika Koszalińska - Wydział Elektroniki, Katedra Inżynierii Komputerowej ROZ UKD 176 176