Maslennikow, Oleg Politechnika Koszalińska - Wydział Elektroniki, Katedra Inżynierii Komputerowej 1996 - 2010 creator SOŁTAN, Przemysław. Politechnika Koszalińska - Wydział Elektroniki, Katedra Inżynierii Komputerowej 1998 - 2006 BEREZOWSKI, Robert. Politechnika Koszalińska - Wydział Elektroniki, Katedra Inżynierii Komputerowej 1998 - RUC 2002 2002 ; Szczecin, Polska). text conference publication Materiały konferencyjne. pl 2002 monographic pol

print

W pracy zaproponowano model komórki układu FPGA rodziny Virtex zbudowanej w oparciu o bramki prądowe - nowe elementy logiczne cechujące się znacznie mniejszym poziomem szumu cyfrowego i przeznaczone dla umieszczenia razem z układami analogowymi na wspólnym podłożu. W pracy zaprezentowano struktury wewnętrzne układu LUT (ang. look-up-table), pojedynczego slice'a oraz układu wejścia/wyjścia FPGA. Poszczególne układy zostały opisane w języku VHDL i zawierają bramki prądowe trzech różnych typów. Na zewnątrz model prądowy zachowuje się identycznie jak komórka układu FPGA Virtex (lub Spartan II). Celem prowadzonych przez autorów badań jest zbudowanie rekonfigurowanego mieszanego systemu analogowo-cyfrowego FPMA (ang. field programmable mixed array) na podłożu jednego układu scalonego pozwalającego jednocześnie wykorzystać zalety obróbki analogowej i cyfrowej. specialized Oleg Maslennikov, Robert Berezowski, Przemysław Sołtan. Dane z Informatora o publikowanych wynikach prac naukowo-badawczych w 2002 roku Wydziału Elektroniki. Układy scalone Układy cyfrowe Układy logiczne programowalne FPGA 621.3.037/.049 Szczecin, 2002. - s. 189-196 151207 20191005093907.0 24