<?xml version="1.0" encoding="UTF-8"?>
<record
    xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
    xsi:schemaLocation="http://www.loc.gov/MARC21/slim http://www.loc.gov/standards/marcxml/schema/MARC21slim.xsd"
    xmlns="http://www.loc.gov/MARC21/slim">

  <leader>01476naa a2200253 i 4500</leader>
  <controlfield tag="001">321</controlfield>
  <controlfield tag="003">KOSZ 005</controlfield>
  <controlfield tag="005">20191005093907.0</controlfield>
  <controlfield tag="008">151204s2000    pl     f     |100 0 eng</controlfield>
  <datafield tag="040" ind1=" " ind2=" ">
    <subfield code="c">BPK</subfield>
    <subfield code="d">KOSZ 005/EG</subfield>
  </datafield>
  <datafield tag="041" ind1=" " ind2=" ">
    <subfield code="a">eng</subfield>
  </datafield>
  <datafield tag="044" ind1=" " ind2=" ">
    <subfield code="a">POL</subfield>
  </datafield>
  <datafield tag="100" ind1="1" ind2=" ">
    <subfield code="a">GRETKOWSKI, Dariusz.</subfield>
    <subfield code="d">1996 - .</subfield>
    <subfield code="b">Politechnika Koszali&#x144;ska - Wydzia&#x142; Elektroniki,</subfield>
    <subfield code="c">Katedra System&#xF3;w Cyfrowego Przetwarzania Sygna&#x142;&#xF3;w</subfield>
  </datafield>
  <datafield tag="245" ind1="1" ind2="0">
    <subfield code="a">VHDL models of digital sequential circuits with the current-mode gates /</subfield>
    <subfield code="c">Dariusz Gretkowski, Oleg Maslennikow, Jerzy Kaniewski.</subfield>
  </datafield>
  <datafield tag="500" ind1=" " ind2=" ">
    <subfield code="a">Dane z Informatora o publikowanych wynikach prac naukowo-badawczych w 2000 roku Wydzia&#x142;u Elektroniki.</subfield>
  </datafield>
  <datafield tag="520" ind1=" " ind2=" ">
    <subfield code="a">This paper deals with problems of logical level designing, modelling and simulations of digital, sequential circuits, witch are based on the current mode gates - new digital elements operating with constant, continous power supply current.</subfield>
  </datafield>
  <datafield tag="650" ind1=" " ind2="0">
    <subfield code="a">VHDL.</subfield>
  </datafield>
  <datafield tag="655" ind1=" " ind2="0">
    <subfield code="a">Materia&#x142;y konferencyjne.</subfield>
  </datafield>
  <datafield tag="700" ind1="1" ind2=" ">
    <subfield code="a">KANYEVSKYY, Yuriy.</subfield>
    <subfield code="d">1996 - 2001.</subfield>
    <subfield code="b">Politechnika Koszali&#x144;ska - Wydzia&#x142; Elektroniki,</subfield>
    <subfield code="c">Katedra In&#x17C;ynierii Komputerowej</subfield>
  </datafield>
  <datafield tag="711" ind1="2" ind2="2">
    <subfield code="a">MIXDES'2000</subfield>
    <subfield code="n">(7 ;</subfield>
    <subfield code="d">2000 ;</subfield>
    <subfield code="c">Gdynia, Polska).</subfield>
  </datafield>
  <datafield tag="773" ind1="0" ind2=" ">
    <subfield code="i">W :</subfield>
    <subfield code="t">Proc. of the 7-th International Conference on Mixed Design. -</subfield>
    <subfield code="d">Gdynia, 2000. -</subfield>
    <subfield code="g">pp. 281-286</subfield>
  </datafield>
  <datafield tag="700" ind1="1" ind2=" ">
    <subfield code="a">Maslennikow, Oleg</subfield>
    <subfield code="d">1996 - 2010.</subfield>
    <subfield code="b">Politechnika Koszali&#x144;ska - Wydzia&#x142; Elektroniki,</subfield>
    <subfield code="c">Katedra In&#x17C;ynierii Komputerowej</subfield>
  </datafield>
  <datafield tag="942" ind1=" " ind2=" ">
    <subfield code="c">ROZ</subfield>
    <subfield code="2">UKD</subfield>
  </datafield>
  <datafield tag="999" ind1=" " ind2=" ">
    <subfield code="c">312</subfield>
    <subfield code="d">312</subfield>
  </datafield>
</record>
