00921naa a2200229 i 4500 BPP BPK 20191005093935.0 151208s2004 pl f |100 0 pol BPK 621.38 Maslennikow, Oleg 1996 - 2010. Politechnika Koszalińska - Wydział Elektroniki i Informatyki, Katedra Inżynierii Komputerowej Realizacja architektur macierzy procesorowych w dynamicznie reprogramowalnych układach FPGA / Oleg Maslennikow. 2004. Dane z bibliografii załącznikowej. Układy logiczne programowalne FPGA. Macierze. Materiały konferencyjne. W : Prace VII Konferencji Krajowej : Reprogramowalne układy cyfrowe. - Szczecin, 2004. - s. 225-232 RUC 2004 (7 ; 2004 ; Szczecin, Polska). RUC'2004 ART UKD 557 557