TY  - GEN
AU  - Maslennikow, Oleg
ED  - RUC 2004
TI  - Realizacja architektur macierzy procesorowych w dynamicznie reprogramowalnych układach FPGA
PY  - 2004///
KW  - Układy logiczne programowalne FPGA
KW  - Macierze
KW  - Materiały konferencyjne
N1  - Dane z bibliografii załącznikowej
ER  -