00896naa a2200229 i 4500001000400000003000400004005001700008008003900025040000800064080001100072100013700083245011800220260001000338500004200348650004100390650001400431655003000445773010800475711005700583942001300640999001300653BPPBPK20191005093935.0151208s2004    pl     f     |100 0 pol  cBPK  a621.38  aMaslennikow, Olegd1996 - 2010.bPolitechnika Koszalińska - Wydział Elektroniki i Informatyki,cKatedra Inżynierii Komputerowej  aRealizacja architektur macierzy procesorowych w dynamicznie reprogramowalnych układach FPGA /cOleg Maslennikow.  c2004.  aDane z bibliografii załącznikowej. 0aUkłady logiczne programowalne FPGA. 0aMacierze. 0aMateriały konferencyjne.  iW :tPrace VII Konferencji Krajowej : Reprogramowalne układy cyfrowe. -dSzczecin, 2004. -gs. 225-232  aRUC 2004n(7 ;d2004 ;cSzczecin, Polska).pRUC'2004  cART2UKD  c557d557