000			01973naa a2200265 i 4500
001			172
003			BPK
005			20191005093907.0
008			151204s2001 pl f |100 0 pol
040			_cBPK _dKOSZ 005/HR
080			_a621.3.037/.049
100	1		_aMaslennikow, Oleg _d1996 - 2010. _bPolitechnika Koszalińska - Wydział Elektroniki, _cKatedra Inżynierii Komputerowej
245	1	0	_aProjektowanie bloków sterowania wyspecjalizowanych równoległych urządzeń zbudowanych w oparciu o układy FPGA / _cOleg Maslennikow, Robert Berezowski, Dariusz Gretkowski, Andrzej Wąsik.
500			_aDane z Informatora o publikowanych wynikach prac naukowo-badawczych w 2001 roku Wydziału Elektroniki.
520			_aW pracy proponuje się metodę automatycznego generowania opisu w języku VHDL, bloków sterowania wyspecjalizowanych równoległych urządzeń (WRU), przeznaczonych do realizacji w oparciu o układy FPGA lub jako ASIC. Ta metoda może być wykorzystana po otrzymaniu (przy pomocy dowolnej ze znanych metod odwzorowania algorytmów) struktury urządzenia i funkcji szeregującej poszczególne obliczenia w czasie.
650		0	_aAlgorytmy.
650		0	_aUkłady logiczne programowalne FPGA.
655		0	_aMateriały konferencyjne.
700	1		_aWĄSIK, Andrzej. _d1998 - 2001. _bPolitechnika Koszalińska - Wydział Elektroniki, _cKatedra Inżynierii Komputerowej
700	1		_aBEREZOWSKI, Robert. _d1998 - . _bPolitechnika Koszalińska - Wydział Elektroniki, _cKatedra Inżynierii Komputerowej
700			_aGRETKOWSKI, Dariusz. _d1996 - . _bPolitechnika Koszalińska - Wydział Elektroniki, _cKatedra Systemów Cyfrowego Przetwarzania Sygnałów
711	2	2	_aRUC 2001 _n(4 ; _d2001 ; _cSzczecin, Polska).
773	0		_iW : _tReprogramowalne Układy Cyfrowe RUC 2001 : IV Krajowa Konferencja Naukowa, Szczecin, 7-8 maja 2001 : materiały. - _dSzczecin : Informa, 2001. - _gs. 147-156 _z8387362352
942			_cROZ _2UKD
999			_c172 _d172