000			01384nam a2200205 i 4500
001			BPP
003			KOSZ 005
005			20171116111750.0
008			151207s2007 pl f |000 0 pol
040			_cBPK
080			_a621.3.037/.049
100			_aPAWŁOWSKI, Piotr. _d1996 - . _bPolitechnika Koszalińska - Wydział Elektroniki i Informatyki, _cKatedra Systemów Elektronicznych
245			_aMetody analizy i redukcji zakłóceń w scalonych systemach mieszanych analogowo-cyfrowych : _banaliza wybranych metod szacowania na poziomie funkcjonalnym aktywności układów cyfrowych i mocy pobieranej ze źródła zasilania / _cPiotr Pawłowski.
260			_aKoszalin, _c2007.
500			_aDane z autopsji.
520			_aW pracy przedstawiono problematykę szacowania aktywności przełączeniowej układów cyfrowych na poziomie funkcjonalnym i szacowania poboru mocy układów cyfrowych CMOS, w których największy pobór mocy występuje w momentach przełączeń (zmian stanu) na wyjściach bramek. Przeanalizowano zagadnienia związane z metodami probalistycznymi szacowania aktywności przełączeniowej, zarówno metodami tzw. dokładnymi jak i przybliżonymi. Analiza dotyczy metod określania aktywności przełączeniowej cyfrowych układów synchronicznych, kombinacyjnych.
650		0	_aMikroelektronika.
650		0	_aUkłady cyfrowe.
942			_cMN _2UKD
999			_c2318 _d2318