| 000 | 01145naa a22002171i 4500 | ||
|---|---|---|---|
| 001 | 26 | ||
| 003 | KOSZ 005 | ||
| 005 | 20191005093907.0 | ||
| 008 | 151204s1998 pl f |100 0 eng d | ||
| 040 |
_cBPK _dKOSZ OO5/ac |
||
| 041 | _aeng | ||
| 044 | _aPOL | ||
| 100 | 1 |
_aKANYEVSKYY, Yuriy. _d1996 - 2001. _bPolitechnika Koszalińska - Wydział Elektroniki, _cKatedra Inżynierii Komputerowej |
|
| 245 | 1 | 0 |
_aMapping regular algorithms into processor arrays using program pipelining / _cA. Sergyienko, J. Kanievski, Oleg Maslennikov, R. Wyrzykowski. |
| 500 | _aDane z Informatora o publikowanych wynikach prac naukowo-badawczych w 2002 roku Wydziału Elektroniki. | ||
| 655 | 0 | _aMateriały konferencyjne. | |
| 711 | 1 |
_aInternational Conference on Parallel Computing in Electrical Engineering PARELEC'98 _n(1 ; _d1998 ; _cBiałystok, Polska). _pPARELEC'98 |
|
| 773 | 0 |
_iW : _tProc. 1st Int. Conf. on Parallel Computing in Electrical Engineering. - _dBiałystok, 1998. - _gs. 362-371 |
|
| 700 | 1 |
_aMaslennikow, Oleg _d1996 - 2010. _bPolitechnika Koszalińska - Wydział Elektroniki, _cKatedra Inżynierii Komputerowej |
|
| 942 |
_cROZ _2UKD |
||
| 999 |
_c26 _d26 |
||