000			01747nab a2200253 i 4500
001			BPP
003			BPK
005			20191005093935.0
008			151207s2008 pl | | |000 ||pol
040			_cBPK
080			_a004.43
080			_a621.313.1
100			_aMaslennikow, Oleg _d1996 - 2010. _bPolitechnika Koszalińska - Wydział Elektroniki i Informatyki, _cKatedra Inżynierii Komputerowej
245			_aGenerator opisów VHDL bloków operacyjnych działającyuch w arytmetyce ułamkowej / _cOleg Maslennikov, Piotr Ratuszniak, Anatoli Sergiyenko.
260			_c2008.
500			_aDane z autopsji.
520			_aW niniejszej pracy przedstawiono generator opisów VHDL potokowych bloków operacyjnych działających w arytmetyce ułamkowej (RFA) i przeznaczonych do implementacji w nowoczesnych układach FPGA, mających wbudowane bloki mnożące i/lub DSP. Badania autorów świadczą o mniejszej złożoności sprzętowej jednostek arytmetycznych RFA, wykonujących operacje dodawania i/lub mnożenia i/lub dzielenia w porównaniu z analogicznymi jednostkami operującymi na liczbach stałoprzecinkowych (przy zachowaniu wymaganej dokładności i wydajności obliczeń). Podstawowymi parametrami generatora są: rodzaj operacji arytmetycznej, szerokość danych wejściowych i wyjściowych oraz liczba stopni w potoku.
650		0	_aPrzetwarzanie danych w czasie rzeczywistym.
650		0	_aJęzyki opisu sprzętu.
650		0	_aUkłady logiczne programowalne FPGA.
700			_aRATUSZNIAK, Piotr. _d2002 - . _bPolitechnika Koszalińska - Wydział Elektroniki i Informatyki, _cKatedra Inżynierii Komputerowej
773			_iW : _tPomiary Automatyka Kontrola. - _g2008, nr 8, s. 514-516
942			_cART _2UKD
999			_c2996 _d2996