000			00921naa a2200229 i 4500
001			BPP
003			BPK
005			20191005093935.0
008			151208s2004 pl f |100 0 pol
040			_cBPK
080			_a621.38
100			_aMaslennikow, Oleg _d1996 - 2010. _bPolitechnika Koszalińska - Wydział Elektroniki i Informatyki, _cKatedra Inżynierii Komputerowej
245			_aRealizacja architektur macierzy procesorowych w dynamicznie reprogramowalnych układach FPGA / _cOleg Maslennikow.
260			_c2004.
500			_aDane z bibliografii załącznikowej.
650		0	_aUkłady logiczne programowalne FPGA.
650		0	_aMacierze.
655		0	_aMateriały konferencyjne.
773			_iW : _tPrace VII Konferencji Krajowej : Reprogramowalne układy cyfrowe. - _dSzczecin, 2004. - _gs. 225-232
711			_aRUC 2004 _n(7 ; _d2004 ; _cSzczecin, Polska). _pRUC'2004
942			_cART _2UKD
999			_c557 _d557