000 01247naa a2200253 i 4500
001 BPP
003 BPK
005 20191005093935.0
008 151204s2005 pl f |100 0 pol
040 _cBPK
080 _a621.3.037/.049
100 _aRATUSZNIAK, Piotr.
_d2002 - .
_bPolitechnika Koszalińska - Wydział Elektroniki i Informatyki,
_cKatedra Inżynierii Komputerowej
245 _aGeneracja modeli VHDL równoległych jednostek przetwarzających /
_cPiotr Ratuszniak, Oleg Maslennikow, Przemysław Sołtan.
260 _c2005.
500 _aDane z bibliografii załącznikowej.
650 0 _aUkłady cyfrowe.
650 0 _aAlgorytmy.
655 0 _aMateriały konferencyjne.
700 _aSOŁTAN, Przemysław.
_d1998 - 2006.
_bPolitechnika Koszalińska - Wydział Elektroniki i Informatyki,
_cKatedra Inżynierii Komputerowej
711 _aKOWBAN 2005
_n(12 ;
_d2005 ;
_cWrocław / Polanica Zdrój, Polska).
773 _iW :
_tPrace Konferencji Krajowej KOWBAN'2005. -
_dWrocław : Wrocławskie Towarzystwo Naukowe, 2005. -
_gs. 127-132
700 _aMaslennikow, Oleg
_d1996 - 2010.
_bPolitechnika Koszalińska - Wydział Elektroniki i Informatyki,
_cKatedra Inżynierii Komputerowej
942 _cART
_2UKD
999 _c558
_d558