000			01397naa a2200241 i 4500
001			702
003			KOSZ 005
005			20180425122347.0
008			151203s2007 pl f |100 0 pol
040			_cBPK _dKOSZ 005/EG
080			_a004.75
100	1		_aPOPŁAWSKI, Marek. _d2007 - . _bPolitechnika Koszalińska - Wydział Elektroniki i Informatyki, _cKatedra Inżynierii Komputerowej
245	1	0	_aImplementacja cyfrowego systemu rozmytego z dwukanałowym blokiem wnioskowania w układzie FPGA / _cMarek Popławski, Michał Białko.
500			_aDane z autopsji.
520			_aPrzedstawiono praktyczną implementację cyfrowego systemu rozmytego z dwukanałowym blokiem wnioskowania w układzie FPGA. Poszczególne zbiory rozmyte posiadają swój kod, który wykorzystywany jest do adresowania pamięci przechowującej reguły. Wykorzystanie techniki adresowania, a także równoległego wnioskowania znacznie przyśpiesza proces obliczeń.
650		0	_aZbiory rozmyte.
650		0	_aLogika rozmyta.
655		0	_aMateriały konferencyjne.
700	1		_aBIAŁKO, Michał. _d1996 - . _bPolitechnika Koszalińska - Wydział Elektroniki i Informatyki, _cKatedra Inżynierii Komputerowej
711	2	2	_aKrajowa Konferencja Elektroniki _n(6 ; _d2007 ; _cDarłowo, Polska). _pKKE'2007
773	0		_iW : _tElektronika. - _gR. 68, 2007, nr 11, s. 75-78
942			_cROZ _2UKD
999			_c702 _d702