000			01479nab a22002177a 4500
003			KOSZ 005
005			20191005093935.0
008			170522b2004 eng||||| |||| 00| 0eng
040			_cBPK
080			_a512.64
080			_a004.31
100			_aMaslennikow, Oleg _d1996 - 2010. _bPolitechnika Koszalińska - Wydział Elektroniki i Informatyki, _cKatedra Inżynierii Komputerowej
245			_aConfigurable Microprocessor Array for DSP Applications = _bKonfigurowalna macierz mikroprocesora dla aplikacji DSP / _cO. Masliennikov, J. Shevtshenko, A. Sergyienko.
260			_c2004.
500			_aDane z autopsji.
520			_aPrzedstawiono metodę odwzorowania równoległych algorytmów do FPGA, opartą na programowaniu konfigurowalnej macierzy mikroprocesora. Objętość sprzętowa bazowego rdzenia procesora RISC jest zminimalizowana i dostosowywana ze względu na użyty podzbiór instrukcji. Metoda zapewnia zarówno wysoką przepustowość, jak i zminimalizowaną ilość wolnego miejsca, i przyspiesza proces projektowania. Metoda została udowodniona w tablicy mikroprocesorów do rozwiązywania liniowego układu równań z matrycą Toeplitza.
650		0	_aMikroprocesor - programowanie.
650		0	_aMacierze.
773			_iW : _tLecture Notes in Computer Science (Lista czasopism naukowych i wydawnictw Zespołu T11 oraz Lista Filadelfijska - CompuMath Citation Index Jurnal List, poz. 566). - _g2004, Vol. 3019, s. 36-41
942			_cART _2UKD
999			_c8417 _d8417