Modele VHDL filtrów FIR przeznaczonych do realizacji w układach FPGA / Jerzy Kaniewski, Robert Berezowski, Dariusz Gretkowski, Oleg Maslennikov, Przemysław Soltan.
Rodzaj materiału:
ArtykułPraca zawiera: - RUC 2000 (3 ; 2000 ; Szczecin, Polska)
Brak egzemplarzy dla tego rekordu
Dane z Informatora o publikowanych wynikach prac naukowo-badawczych w 2000 roku Wydziału Elektroniki.
W pracy rozpatrywane jest zagadnienie projektowania struktur macierzy procesorów (PA) dla systemów cyfrowego przetwarzania sygnałów (DSP), na przykładzie algorytmów FIR filtracji. Syntezując strukturę PA wykonującą algorytm FIR filtracji przedstawione zostały etapy proponowanej metodologii projektowania.