Ewolucyjna minimalizacja poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych / Adam Słowik, Michał Białko.
Rodzaj materiału:
ArtykułPraca zawiera: Tematy: Rodzaj/forma:
W: Piąta Krajowa Konferencja Elektroniki : materiały konferencji. T. 1/2. - Koszalin : Wydaw. Uczelniane Politechniki Koszalińskiej, 2006. - s. 167-172Streszczenie: Przedstawiono zastosowanie algorytmu ewolucyjnego do minimalizacji poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych. Przy użyciu proponowanej metody dokonano doboru kolejności podawania na wejścia układu wektorów testowych, aby liczba przełączeń bramek wchodzących w jego skład była jak najmniejsza. Pod uwagę wzięto cztery układy wybrane z literatury. Otrzymane wyniki ukazują, że możliwe jest użycie algorytmu ewolucyjnego do zmniejszenia liczby przełączeń bramek testowanego układu, a tym samym do zmniejszenia mocy pobieranej przez niego podczas procesu testowania.
| Okładka | Typ dokumentu | Obecna biblioteka | Biblioteka macierzysta | Kolekcja | Lokalizacja | Sygnatura | Materiały określone | Nr tomu/części | URL | Numer kopii | Status | Uwagi | Termin zwrotu | Kod kreskowy | Zamówienia | Kolejka rezerwacji egzemplarzy | Kursy | |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
Rozdział
|
Bibliografia Prac Pracowników - BPK | 79608 (Przeglądaj półkę(Otwórz poniżej)) | Nie można wypożyczyć |
Dane z autopsji.
Przedstawiono zastosowanie algorytmu ewolucyjnego do minimalizacji poboru mocy podczas procesu testowania kombinacyjnych układów cyfrowych. Przy użyciu proponowanej metody dokonano doboru kolejności podawania na wejścia układu wektorów testowych, aby liczba przełączeń bramek wchodzących w jego skład była jak najmniejsza. Pod uwagę wzięto cztery układy wybrane z literatury. Otrzymane wyniki ukazują, że możliwe jest użycie algorytmu ewolucyjnego do zmniejszenia liczby przełączeń bramek testowanego układu, a tym samym do zmniejszenia mocy pobieranej przez niego podczas procesu testowania.