Configurable Microprocessor Array for DSP Applications = Konfigurowalna macierz mikroprocesora dla aplikacji DSP / O. Masliennikov, J. Shevtshenko, A. Sergyienko.
Rodzaj materiału:
ArtykułSzczegóły wydania: 2004.Tematy:
W: Lecture Notes in Computer Science (Lista czasopism naukowych i wydawnictw Zespołu T11 oraz Lista Filadelfijska - CompuMath Citation Index Jurnal List, poz. 566). - 2004, Vol. 3019, s. 36-41Streszczenie: Przedstawiono metodę odwzorowania równoległych algorytmów do FPGA, opartą na programowaniu konfigurowalnej macierzy mikroprocesora. Objętość sprzętowa bazowego rdzenia procesora RISC jest zminimalizowana i dostosowywana ze względu na użyty podzbiór instrukcji. Metoda zapewnia zarówno wysoką przepustowość, jak i zminimalizowaną ilość wolnego miejsca, i przyspiesza proces projektowania. Metoda została udowodniona w tablicy mikroprocesorów do rozwiązywania liniowego układu równań z matrycą Toeplitza.
| Typ dokumentu | Obecna biblioteka | Sygnatura | Status | Termin zwrotu | Kod kreskowy | |
|---|---|---|---|---|---|---|
Artykuł
|
Bibliografia Prac Pracowników - BPK | Nie można wypożyczyć |
Dane z autopsji.
Przedstawiono metodę odwzorowania równoległych algorytmów do FPGA, opartą na programowaniu konfigurowalnej macierzy mikroprocesora. Objętość sprzętowa bazowego rdzenia procesora RISC jest zminimalizowana i dostosowywana ze względu na użyty podzbiór instrukcji. Metoda zapewnia zarówno wysoką przepustowość, jak i zminimalizowaną ilość wolnego miejsca, i przyspiesza proces projektowania. Metoda została udowodniona w tablicy mikroprocesorów do rozwiązywania liniowego układu równań z matrycą Toeplitza.